Search Results (All Fields:"controllers", Author:"Santiago Emilio Acha Alegre", isMemberOf:"bibliuned:SetDigitalObject")

Resultados de la Navegación (36)

RSS para este conjunto de resultadosRSS para este conjunto de resultados

Refinar

  Search Relevance Visitas Descargas
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  3.45 426 66
Circuito para realizar el control de calidad en una cadena de producción. (Requiere Plataforma MicroCAP 9.0 ó superior)  3.45 352 73
Circuito para realizar el control de calidad en una cadena de producción. (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  3.45 295 63
Circuito para realizar el control de calidad en una cadena de producción. (Requiere Plataforma OrCAD 9.1 ó superior)  3.45 330 70
Circuito para realizar el control de calidad en una cadena de producción. (Requiere Plataforma OrCAD 9.1 ó superior)  3.45 405 65
Circuito para realizar el control de calidad en una cadena de producción. (Requiere Plataforma OrCAD 9.1 ó superior)  3.45 309 58
Circuito de control de una célula de memoria RAM básica, ignorando los circuitos de selección y acondicionadores de E/S de datos. (Requiere Plataforma MicroCAP 9.0 ó superior)  3.44 355 80
Circuito de control de una célula de memoria RAM básica, ignorando los circuitos de selección y acondicionadores de E/S de datos..1 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.44 373 63
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad..2 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.44 328 57
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)  3.44 346 67
Circuito para realizar el control de calidad en una cadena de producción. (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)  3.44 287 52
Circuito de control de una célula de memoria RAM básica, ignorando los circuitos de selección y acondicionadores de E/S de datos. (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  3.44 391 67
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad..4 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.44 347 78
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)  3.44 375 90
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)  3.44 303 69
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada..3 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.44 374 63
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)  3.44 376 66
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada..1 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.44 383 75
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)  3.44 351 53
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)  3.44 345 57
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad..1 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.44 348 79
Circuito de control de una célula de memoria RAM básica, ignorando los circuitos de selección y acondicionadores de E/S de datos..2 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.44 414 76
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma OrCAD 9.1 ó superior)  3.44 378 66
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada..1 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  3.44 367 76
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad. (Requiere Plataforma OrCAD 9.1 ó superior)  3.44 347 70
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad..1 (soluc. alternativa) (Requiere Plataforma MicroCAP 9.0 ó superior)  3.44 335 74
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada..2 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.44 378 81
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada. (Requiere Plataforma Electronics Workbench 5.1 ó superior)  3.44 396 75
Diseño por el método de los sistemas secuenciales síncronos y con biestables JK el control de velocidad..3 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.44 318 75
Diseño por el método de los sistemas secuenciales síncronos de un circuito con biestables JK para que se controle una secuencia especificada..4 (Requiere Plataforma MicroCAP 9.0 ó superior)  3.44 380 72
Circuito de control de una célula de memoria RAM básica, ignorando los circuitos de selección y acondicionadores de E/S de datos (Requiere Plataforma Electronics Workbench 5.1 ó superior)  3.44 412 72
Circuito de control de una célula de memoria RAM básica, ignorando los circuitos de selección y acondicionadores de E/S de datos. (Requiere Plataforma OrCAD 9.1 ó superior)  3.44 421 85
Circuito para realizar el control de calidad en una cadena de producción. (soluc. alternativa) (Requiere Plataforma OrCAD 9.1 ó superior)  3.44 310 66
Circuito de control de una célula de memoria RAM básica, ignorando los circuitos de selección y acondicionadores de E/S de datos. (Requiere Plataforma OrCAD 9.1 ó superior)  3.44 408 59
Oscilador en puente de Wien con control automático de la ganancia mediante un FET (Requiere Plataforma OrCAD 9.1 ó superior)  1.94 759 129
Oscilador en puente de Wien con control automático de la ganancia mediante un FET (Requiere Plataforma MicroCAP 9.0 ó superior)  1.94 1047 147